

Mapeamento de Periféricos e Pinagem - Altera DE2 (Cyclone II EP2C35F672C6)

Este documento apresenta a especificação técnica completa, análise de esquemático elétrico e tabela detalhada de pinagem para os principais periféricos de interface com o usuário e sinais de sincronismo da placa de desenvolvimento Altera DE2. As configurações estão segmentadas por blocos funcionais com páginas dedicadas, incluindo níveis lógicos de operação, circuitos de amortecimento/bufferização, barramentos internos, osciladores de clock e recomendações de projeto em lógica digital para FPGA.

Sumário de Recursos e Periféricos Cobertos

- **Chaves Deslizantes (SW[0..17]):** 18 entradas estáticas com níveis direto de tensão (VCC33/GND).
- **Botões de Pressão (KEY[0..3]):** 4 botões táteis com debounce passivo e bufferização via CI 74HC245 (ativo baixo).
- **LEDs Vermelhos (LEDR[0..17]):** 18 saídas visuais diretas com resistores limitadores de corrente em rede de 330 ohms (ativo alto).
- **LEDs Verdes (LEDG[0..7] e LEDG[8]):** 8 saídas visuais convencionais + 1 LED verde adicional no esquemático (ativo alto).
- **Displays de 7 Segmentos (HEX0 a HEX7):** 8 dígitos de anodo comum conectados a 3.3V, acionamento por segmento individual ativo em nível baixo (a até g).
- **Sinal de Clock Principal de 50 MHz e Clocks do Sistema:** Oscilador a cristal integrado de 50 MHz (U14), entrada dedicada de rede global de clock (GCLK) no FPGA e clocks secundários.

Página 1: Chaves Deslizantes (SW0 a SW17)

Descrição do Circuito Elétrico

Conforme a folha 15 do esquemático esquematizada pelo bloco *KEY AND SWITCH*, as chaves deslizantes (Slide Switches) SW0 a SW17 são componentes mecânicos de duas posições e três terminais ativos. Cada chave comuta o nó de saída diretamente entre a alimentação de

3.3V (VCC33) e o plano de terra (GND). As chaves SW13 a SW17 possuem resistores série de amortecimento de 120 ohms antes de atingirem os pinos do Cyclone II.

Comportamento Lógico e Cuidados de Projeto

- **Posição Superior (Ligada / Up):** Conecta a linha a VCC33, gerando nível lógico '1' (3.3V).
- **Posição Inferior (Desligada / Down):** Conecta a linha ao terra (GND), gerando nível lógico '0' (0V).
- **Metaestabilidade:** Como as chaves são acionadas de forma assíncrona pelo operador humano, caso uma chave seja utilizada para alimentar sinais de controle em máquinas de estados finitos (FSM) síncronas, recomenda-se passar o sinal por um sincronizador de dois estágios (dois flip-flops tipo D em cascata acionados pelo clock do sistema).

Sinal HDL	Pino FPGA	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Comentários Técnicos
SW[0]	PIN_N25	3.3-V LVTTTL	Alto (1) / Baixo (0)	Bank 5	Folha 9 (EP2C35 Bank 5)	Chave física SW0; comutação direta VCC33 / GND
SW[1]	PIN_N26	3.3-V LVTTTL	Alto (1) / Baixo (0)	Bank 5	Folha 9 (EP2C35 Bank 5)	Chave física SW1; comutação direta VCC33 / GND
SW[2]	PIN_P25	3.3-V LVTTTL	Alto (1) / Baixo (0)	Bank 6	Folha 9 (EP2C35 Bank 6)	Chave física SW2; comutação direta VCC33 / GND
SW[3]	PIN_AE14	3.3-V	Alto (1) /	Bank 7	Folha 10 (EP2C35	Chave física SW3;

Sinal HDL	Pino FPGA	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Comentários Técnicos
		LVTTL	Baixo (0)		Bank 7)	comutação direta VCC33 / GND
SW[4]	PIN_AF14	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 7	Folha 10 (EP2C35 Bank 7)	Chave física SW4; comutação direta VCC33 / GND
SW[5]	PIN_AD13	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 8	Folha 10 (EP2C35 Bank 8)	Chave física SW5; comutação direta VCC33 / GND
SW[6]	PIN_AC13	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 8	Folha 10 (EP2C35 Bank 8)	Chave física SW6; comutação direta VCC33 / GND
SW[7]	PIN_C13	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 3	Folha 8 (EP2C35 Bank 3)	Chave física SW7; comutação direta VCC33 / GND
SW[8]	PIN_B13	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 4	Folha 8 (EP2C35 Bank 4)	Chave física SW8; comutação

Sinal HDL	Pino FPGA	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Comentários Técnicos
						direta VCC33 / GND
SW[9]	PIN_A13	3.3-V LVTTTL	Alto (1) / Baixo (0)	Bank 4	Folha 8 (EP2C35 Bank 4)	Chave física SW9; comutação direta VCC33 / GND
SW[10]	PIN_N1	3.3-V LVTTTL	Alto (1) / Baixo (0)	Bank 1	Folha 7 (EP2C35 Bank 1)	Chave física SW10; comutação direta VCC33 / GND
SW[11]	PIN_P1	3.3-V LVTTTL	Alto (1) / Baixo (0)	Bank 1	Folha 7 (EP2C35 Bank 1)	Chave física SW11; comutação direta VCC33 / GND
SW[12]	PIN_P2	3.3-V LVTTTL	Alto (1) / Baixo (0)	Bank 1	Folha 7 (EP2C35 Bank 1)	Chave física SW12; comutação direta VCC33 / GND
SW[13]	PIN_T7	3.3-V	Alto (1) /	Bank 1	Folha 7	Chave

Sinal HDL	Pino FPGA	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Comentários Técnicos
		LVTTL	Baixo (0)		(EP2C35 Bank 1)	física SW13; resistor limitador R35 (120 ohms)
SW[14]	PIN_U3	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 1	Folha 7 (EP2C35 Bank 1)	Chave física SW14; rede de resistores RN27 (120 ohms)
SW[15]	PIN_U4	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 1	Folha 7 (EP2C35 Bank 1)	Chave física SW15; rede de resistores RN27 (120 ohms)
SW[16]	PIN_V1	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 1	Folha 7 (EP2C35 Bank 1)	Chave física SW16; rede de resistores RN27 (120 ohms)
SW[17]	PIN_V2	3.3-V LVTTL	Alto (1) / Baixo (0)	Bank 1	Folha 7 (EP2C35 Bank 1)	Chave física SW17; rede de resistores

Sinal HDL	Pino FPGA	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Comentários Técnicos
						RN27 (120 ohms)

Página 2: Botões de Pressão (KEY0 a KEY3)

Descrição do Circuito Elétrico

Na folha 15 do esquemático (*KEY AND SWITCH*), os quatro botões táteis (push-buttons KEY0 a KEY3) possuem um circuito de interface composto por:

1. **Resistores de Pull-up:** Rede RN25 com resistores de 100k ohms mantendo as entradas em 3.3V quando o botão não está acionado.
2. **Capacitores de Filtro:** Capacitores cerâmicos C16, C17, C18 e C19 de 1 uF ligados em paralelo ao terra para atenuar ruídos mecânicos (bouncing).
3. **Buffer Octal 74HC245 (U16):** Atua como buffer de isolamento alimentado em VCC33 com sinais de controle fixos (DIR = 1 e OE# = 0/GND).
4. **Resistores Série de Saída:** Rede RN26 com resistores de 120 ohms acoplados às saídas do 74HC245 antes de entrar nas portas do FPGA.

Polaridade Lógica (Ativo Baixo)

Os botões operam em **nível lógico ativo baixo (Active-Low)**:

- **Em Repouso (Não pressionado):** O resistor de pull-up leva a entrada a 3.3V, gerando nível lógico '1'.
- **Pressionado:** O botão fecha o contato com o terra (GND), levando o sinal para '0'.
- **Uso como Reset / Clock:** Para sinais de reset assíncrono ativo em nível alto ou clock manual, é necessário inverter o sinal na descrição HDL (ex: `rst <= not KEY(0);`).

Sinal HDL	Pino FPGA	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Comentários Técnicos
KEY[0]	PIN_G26	3.3-V LVTTL	Ativo Baixo (0=pressionado)	Bank 5	Folha 9 (EP2C35 Bank 5)	Botão tátil KEY0; pull-up 100k, filtro C16 (1uF), buffer U16, resistor RN26
KEY[1]	PIN_N23	3.3-V LVTTL	Ativo Baixo (0=pressionado)	Bank 5	Folha 9 (EP2C35 Bank 5)	Botão tátil KEY1; pull-up 100k, filtro C17 (1uF), buffer U16, resistor RN26
KEY[2]	PIN_P23	3.3-V LVTTL	Ativo Baixo (0=pressionado)	Bank 6	Folha 9 (EP2C35 Bank 6)	Botão tátil KEY2; pull-up 100k, filtro C18 (1uF), buffer U16, resistor RN26
KEY[3]	PIN_W26	3.3-V LVTTL	Ativo Baixo (0=pressionado)	Bank 6	Folha 9 (EP2C35 Bank 6)	Botão tátil KEY3; pull-up 100k, filtro C19 (1uF), buffer U16, resistor RN26

Página 3: LEDs Vermelhos (LEDR0 a LEDR17)

Descrição do Circuito Elétrico

Na folha 5 do esquemático (*LCD AND LED*), os dezoito LEDs vermelhos são identificados pelas referências LEDR0 a LEDR17 e conectados ao barramento geral LED[0..17]. Cada LED possui o anodo conectado ao pino do FPGA através de uma rede de resistores limitadores de corrente de 330 ohms (redes RN1, RN2, RN3, RN4 e RN5), enquanto os catodos estão conectados ao plano de terra (GND).

Comportamento Lógico

- **Ativo Alto (Active-High):** Nível lógico '1' (3.3V) polariza o diodo diretamente e acende o LED. Nível lógico '0' (0V) apaga o LED.
- **Corrente Típica:** Com queda de tensão direta aproximada de 1.8V a 2.0V e resistor de 330 ohms, a corrente drenada do pino do FPGA é de cerca de 4 mA, perfeitamente compatível com a capacidade de drive do Cyclone II.

Sinal HDL	Pino FPGA	Linha Interna	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Rede de Resistores
LEDR[0]	PIN_AE23	LED0	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN1 (330 ohms)
LEDR[1]	PIN_AF23	LED1	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN1 (330 ohms)
LEDR[2]	PIN_AB21	LED2	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN1 (330 ohms)
LEDR[3]	PIN_AC2	LED3	3.3-V	Ativo Alto	Bank 7	Folha 10	RN1 (330

Sinal HDL	Pino FPGA	Linha Interna	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Rede de Resistores
	2		LVTTL	(1=acende)		(Bank 7)	ohms)
LEDR[4]	PIN_AD22	LED4	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN2 (330 ohms)
LEDR[5]	PIN_AD23	LED5	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN2 (330 ohms)
LEDR[6]	PIN_AD21	LED6	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN2 (330 ohms)
LEDR[7]	PIN_AC21	LED7	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN2 (330 ohms)
LEDR[8]	PIN_AA14	LED8	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN3 (330 ohms)
LEDR[9]	PIN_Y13	LED9	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN3 (330 ohms)
LEDR[10]	PIN_AA13	LED10	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN4 (330 ohms)
LEDR[11]	PIN_AC14	LED11	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN4 (330 ohms)

Sinal HDL	Pino FPGA	Linha Interna	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Rede de Resistores
LEDR[12]	PIN_AD15	LED12	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN4 (330 ohms)
LEDR[13]	PIN_AE15	LED13	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN4 (330 ohms)
LEDR[14]	PIN_AF13	LED14	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 8	Folha 10 (Bank 8)	RN5 (330 ohms)
LEDR[15]	PIN_AE13	LED15	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 8	Folha 10 (Bank 8)	RN5 (330 ohms)
LEDR[16]	PIN_AE12	LED16	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 8	Folha 10 (Bank 8)	RN5 (330 ohms)
LEDR[17]	PIN_AD12	LED17	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 8	Folha 10 (Bank 8)	RN5 (330 ohms)

Página 4: LEDs Verdes (LEDG0 a LEDG7)

Descrição do Circuito Elétrico

Na folha 5 do esquemático (*LCD AND LED*), os LEDs verdes principais são indicados por LEDG0 a LEDG7 e recebem os nós de conexão do barramento LED[19..26]. A placa conta ainda com um LED verde adicional (LEDG8), conectado ao nó LED18. Cada linha é limitada

por um resistor em rede de 330 ohms (redes RN6 e RN7 para LEDG0 a LEDG7, e RN3 para LEDG8) com catodo ligado a GND.

Comportamento Lógico

- **Ativo Alto (Active-High):** Nível lógico '1' (3.3V) acende o LED verde correspondente; nível lógico '0' (0V) apaga o LED.
- **Distinção de Barramentos:** No esquemático interno do Cyclone II (folha 10), as saídas estão mapeadas no vetor LED[0..26], onde os índices 19 a 26 correspondem a LEDG0 a LEDG7.

Sinal HDL	Pino FPGA	Linha Interna	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Rede de Resistores
LEDG[0]	PIN_AE22	LED19	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN6 (330 ohms)
LEDG[1]	PIN_AF22	LED20	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN6 (330 ohms)
LEDG[2]	PIN_W19	LED21	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN6 (330 ohms)
LEDG[3]	PIN_V18	LED22	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN6 (330 ohms)
LEDG[4]	PIN_U18	LED23	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN7 (330 ohms)
LEDG[5]	PIN_U17	LED24	3.3-V LVTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN7 (330 ohms)

Sinal HDL	Pino FPGA	Linha Interna	Padrão I/O	Nível Lógico	Banco FPGA	Folha Esquemático	Rede de Resistores
LEDG[6]	PIN_AA20	LED25	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN7 (330 ohms)
LEDG[7]	PIN_Y18	LED26	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 7	Folha 10 (Bank 7)	RN7 (330 ohms)
LEDG[8] (Extra)	PIN_Y12	LED18	3.3-V LVTTTL	Ativo Alto (1=acende)	Bank 8	Folha 10 (Bank 8)	RN3 (330 ohms)

Página 5: Displays de 7 Segmentos (HEX0 a HEX7)

Descrição do Circuito Elétrico

Na folha 6 do esquemático (7 *SEGMENT*), a placa DE2 implementa oito displays de 7 segmentos de **anodo comum** alimentados em 3.3V (VCC33 nos pinos 1 e 6 de cada display). Os segmentos individuais de cada dígito (a, b, c, d, e, f, g) são conectados aos pinos do Cyclone II por meio de redes de resistores limitadores de 330 ohms (redes RN8 a RN23).

Convenção dos Segmentos e Nível Lógico (Ativo Baixo)

Como o terminal comum está ligado ao polo positivo (3.3V), a corrente só circula através do diodo LED quando a saída correspondente do FPGA fornece nível lógico '**0**' (drenando corrente para o GND):

- **Nível Lógico '0' (0V):** Conduz corrente e **acende** o segmento.
- **Nível Lógico '1' (3.3V):** Tensão reversa/nula e **apaga** o segmento.
- **Mapeamento dos Bits:** Bit 0 = Segmento a, Bit 1 = Segmento b, Bit 2 = Segmento c, Bit 3 = Segmento d, Bit 4 = Segmento e, Bit 5 = Segmento f, Bit 6 = Segmento g. O ponto decimal (dp) não está conectado ao FPGA.

Tabela Mestra de Pinagem dos Displays (HEX0 a HEX7)

Display	Seg 0 (a)	Seg 1 (b)	Seg 2 (c)	Seg 3 (d)	Seg 4 (e)	Seg 5 (f)	Seg 6 (g)	Banco FPGA	Folha Esque mático
HEX0	PIN_A F10	PIN_A B12	PIN_A C12	PIN_A D11	PIN_A E11	PIN_V1 4	PIN_V1 3	Bank 8	Folha 10 (Bank 8)
HEX1	PIN_V2 0	PIN_V2 1	PIN_W 21	PIN_Y2 2	PIN_A A24	PIN_A A23	PIN_A B24	Bank 6	Folha 9 (Bank 6)
HEX2	PIN_A B23	PIN_V2 2	PIN_A C25	PIN_A C26	PIN_A B26	PIN_A B25	PIN_Y2 4	Bank 6	Folha 9 (Bank 6)
HEX3	PIN_Y2 3	PIN_A A25	PIN_A A26	PIN_Y2 6	PIN_Y2 5	PIN_U 22	PIN_W 24	Bank 6	Folha 9 (Bank 6)
HEX4	PIN_U 9	PIN_U 1	PIN_U 2	PIN_T4	PIN_R 7	PIN_R 6	PIN_T3	Bank 1	Folha 7 (Bank 1)
HEX5	PIN_T2	PIN_P6	PIN_P7	PIN_T9	PIN_R 5	PIN_R 4	PIN_R 3	Bank 1	Folha 7 (Bank 1)
HEX6	PIN_R 2	PIN_P4	PIN_P3	PIN_M 2	PIN_M 3	PIN_M 5	PIN_M 4	Bank 2	Folha 7 (Bank 2)
HEX7	PIN_L3	PIN_L2	PIN_L9	PIN_L6	PIN_L7	PIN_P9	PIN_N 9	Bank 2	Folha 7 (Bank 2)

Tabela de Decodificação 7 Segmentos (Anodo Comum)

Referência para implementação direta em decodificadores VHDL/Verilog com saída de 7 bits no formato (g, f, e, d, c, b, a):

Dígito Hex	Vetor Binário (g-f-e-d-c-b-a)	Valor Hexadecimal
0	"1000000"	0x40
1	"1111001"	0x79
2	"0100100"	0x24
3	"0110000"	0x30
4	"0011001"	0x19
5	"0010010"	0x12
6	"0000010"	0x02
7	"1111000"	0x78
8	"0000000"	0x00
9	"0010000"	0x10
A	"0001000"	0x08
b	"0000011"	0x03
C	"1000110"	0x46
d	"0100001"	0x21
E	"0000110"	0x06
F	"0001110"	0x0E

(Oscilador do Sistema e Fontes de Clock)

Descrição do Circuito do Clock de 50 MHz

Na folha 13 do esquemático (*CLOCK and IrDA*), a fonte de sincronismo principal da placa DE2 é gerada pelo oscilador a cristal integrado de 50.000 MHz identificado como componente **U14**.

O circuito opera com as seguintes características:

- **Componente U14:** Oscilador ativo de 50 MHz em encapsulamento metálico de 4 pinos.
- **Alimentação:** Pino 4 ligado a **VCC33** (3.3V), desacoplado por capacitor cerâmico **BC48** de 0.1 uF. Pino 2 conectado ao terra (GND/AGND). Pino 1 não conectado (NC).
- **Saída (Pino 3 - OUT):** Gera uma onda quadrada contínua de 50 MHz com nível TTL de 3.3V rotulada diretamente na rede do esquemático como **50MHZ**.

Mapeamento do Pino no FPGA Cyclone II

Na folha 7 do esquemático (*EP2C35 BANK1 AND BANK 2*), o nó **50MHZ** entra diretamente no Cyclone II EP2C35 no pino **PIN_N2**:

- **Pino Físico:** PIN_N2
- **Função de Hardware:** Pino dedicado de clock primário CLK0 / LVDSCLK0p pertencente ao **Bank 1** do FPGA.
- **Rede Global de Distribuição (GCLK Network):** Ao ser roteado pelo pino dedicado CLK0, o sinal de 50 MHz acopla-se diretamente às árvores de distribuição global de clock internas do Cyclone II (Global Clock Tree), minimizando o atraso de propagação (clock delay) e o desvio entre flip-flops (clock skew) em todo o chip.

Quadro Comparativo de Fontes de Clock da Placa DE2

Sinal do Esquemático	Pino FPGA	Frequência	Função Dedicada	Banco FPGA	Folha Esquemático	Origem / Aplicação
50MHZ (Principal)	PIN_N2	50 MHz	CLK0 / LVDSCLK0p	Bank 1	Folha 7 e Folha 13	Oscilador a cristal U14; base de tempo

Sinal do Esquemático	Pino FPGA	Frequência	Função Dedicada	Banco FPGA	Folha Esquemático	Origem / Aplicação
						principal para circuitos síncronos e PLLs
27MHz	PIN_D13	27 MHz	CLK11 / LVDSCLK5p	Bank 3	Folha 8 e Folha 23	Oscilador de vídeo Y3 / Decodificador TV ADV7181B; referência de vídeo padrão ITU-R 601
EXT_CLOCK	PIN_P26	Variável	CLK7 / LVDSCLK3n	Bank 6	Folha 9 e Folha 13	Entrada externa conector SMA J5; suporta gerador de sinais externo

Boas Práticas de Engenharia com o Clock de 50 MHz

- **Síntese de Frequências (PLL):** Para derivar clocks com frequências arbitrárias (ex: 25 MHz para VGA 640x480, 100 MHz para SDRAM), utilize os blocos de PLL dedicados (Cyclone II Phase-Locked Loops) configurados via megawizard ALTPLL, em vez de divisores por lógica combinatória pura.
- **Divisão de Frequência Síncrona (Clock Enable):** Caso necessite de frequências reduzidas (ex: 1 Hz para piscar LEDs ou atualizar relógios), mantenha todos os flip-flops no clock global de 50 MHz e gere um pulso de *clock enable* de 1 ciclo com um contador, preservando o sincronismo e a integridade temporal do design.

- **Restrição Temporal no Quartus Prime (.sdc):** Recomenda-se adicionar a seguinte linha no arquivo de restrições de timing (Synopsys Design Constraints) do TimeQuest:
`create_clock -name CLOCK_50 -period 20.000 [get_ports {CLOCK_50}]`